

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03114028 A

(43) Date of publication of application: 15.05.91

(51) Int. Cl

G02F 1/136

G02F 1/1343

G09F 9/30

H01L 27/12

H01L 29/784

(21) Application number: 01254612

(71) Applicant:

FUJITSU LTD

(22) Date of filing: 28.09.89

(72) Inventor:

KAWAI SATORU INOUE ATSUSHI

SATO KIYOTAKE


(54) THIN FILM TRANSISTOR MATRIX AND ITS PRODUCTION

(57) Abstract:

PURPOSE: To prevent a producing process from specially being increased in order to add a charge accumulation capacity by constituting a gate bus line of a lower layer metallic film and an upper layer metallic film, constituting a gate electrode of the extension part of the lower layer metallic film and constituting the charge accumulation capacity of a picture element electrode, the extension part of the lower layer metallic film and a gate insulating film.

CONSTITUTION: The gate bus line GB is made the multilayered film that a metallic film is taken as the lower layer metallic film 11 and a metallic film whose resistance is lower than the metallic film used for the lower layer metallic film 11 is taken as the upper layer metallic film 12_The gate electrode G is constituted of only the lower metallic film 11. Besides, a lower part electrode P for the charge accumulation capacity is constituted so that it consists of the lower layer metallic film 11 in the same way as the gate electrode G and so that the lower electrode P and the picture element electrode E are opposed and arranged through the extension part of the gate insulating film 2. In such a case, the lower electrode P can be formed by the same process as the gate electrode G. Thus, even when the charge accumulation capacity is added, the producing process is not complicated and the resistance of the gate bus line is made low.

COPYRIGHT: (C)1991,JPO&Japio



100日本四特許庁(JP)

的特許出職之開

®公開特許公報(A)

平3-114028

◎公開 平成3年(1991:5月15日

Int. Cl. 1		ĸ
G 02 F	= 1/136 1/1343	
G 09 I	= 9/30	

始別記号 500 338 A 庁内**弦理番号** 9018-2H 9018-2H 8621-5C 7514-5F

9056-5F H 01 L 29/78 3 1 l A 審査請求 宍臍求 請求項の数 2 (全9頁)

の発明の名称

薄膜トランジスタマトリクスとその製造方法

⊕特 順 平1-254612

砂出 順 平1(1989)9月28日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 忸 井 Ш 叨 者 ያቸው ያ 内 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 淳 非 ᆂ 例别 Ŋ 者 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 舣 Ŋ 老 佐 መሜ 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 の出 颗

-

弁理士 井桁

1. 强明の名称

理

る代

人

薄膜トランジスタマトリクスとその製造方法

2. 特許請求の範囲

(I) 絶縁性基板(1)上に、いみ個の質素電板(E)と該質素電極対応の保護トランジスタ(30) をマトリクス状に配設し、前記保護トランジスタ のゲート電板(G)を行ごとに共通に接続するゲートバスライン(GB)を平行に複数本配列に持続すると ・ 本質は私と接続するとともに、 接ソース電極と 企業域位が前位のゲートバスライン(GB)との 間に電荷蓄積容量(Ca)を接続した保膜トラン ジスタマトリクスであって、

前紀ゲートバスラインは、前紀逸縁性基板上に 下層金属膜 (11) と上層金属膜 (12) とをこの順 に積層したストライブ状の積層膜からなり、

前記各ゲート電極は、線ゲート電極の行に対応 するゲートパスラインの下層金属膜を、名ゲート 電極に対応づけられた医素電極側に導出した延長 部からなり、

前記電荷蓄積容量は、各層紫電極の下側に定査 順位が前位のゲートバスラインの下層金属膜を導 出した下部電板(P)と、前記画素電極が、ゲー ト地縁膜の延長部を挟んで対向配置されてなる ことを特徴とする薄膜トランジスタマトリクス。 (2) 地縁性基板(1)上に、下層金属膜(11) と垓下層金属膜より低い抵抗率を有する上層金属 膜(12)を積層し、

は上層金属膜の上に、ストライプ状のゲートパスライン部と、終ストライプの片側およびその反。 対例に前記ストライプより幅の狭いゲート電極部 および蓄積容量の下部電極部とを引き出したパク ーンのレジスト膜(4)を形成し、

次いで、鉄レジスト膜をマスクとして、前配上 暦金属膜および下層金属膜の露出部を除去し、

次いで、前記レジスト膜をマスクとして、前記 上層金属膜を選択的にエッチング可能なエッチン グ技により、前記上層金属膜に対するサイドエッ チングを、前紀ゲート電極部および蓄積容量の下 部電極部の上層金属膜が除去される程度に施し、

府記下層金属競単層からなるゲート電視および 蓄積容量の下部電標と、上層金属競と下層金属膜 との積層膜からなるゲートパスラインを形成する 工程を含むことを特徴とする薄膜トランジスタマ トリクスの製造方法。

3. 発明の詳細な説明

(概 要)

一枚品表示数置等の駆動に用いる溶膜トランジス タマトリクスに関し、

電荷装積容量である付加しても、製造工程を復 催化することなく、且つ、ゲートバスライン抵抗 を低くすることを可能ならしめることを目的とし、

地級性基級上に、複数個の西岩電板と該面岩電 極対応の削騰トランジスタをマトリクス状に配数 し、前記削騰トランジスタのゲート電板を行ごと に共通に接続するゲートバスラインを平行に複数 本配列し、各削騰トランジスタのソース電板を対

次いで、終レジスト酸をマスクとして、前紀上版会属酸および下層金属酸の館出部を除去し、次いで、前紀レジスト酸をマスクとして、前紀上居会属酸の館出がなる。中で、前紀ゲート電極部および蓄積容量の下部は大きなの上層金属酸が除去される程度に推し、前紀下居金属酸単層からなるゲートで展金属酸と、上層金属酸とする。

(産業上の利用分野)

本発明は液晶表示装置等の駆動に用いる薄膜トーランジスタマトリクスに関する。

このようなマトリクスにおいては、液晶のオン・オフ時の誘電率異方性によって液晶自身に印加される電圧に直波分が重量され、液晶の分解等の不安定性により、表示が不均一になるという問題が発生する。

応する資素電極と接続するとともに、はソース型 祗と走衰減位が前位のゲートパスラインとの間に 電荷蓄積容量を接続した厚膜トランジスタマ トリ クスであって、前紀ゲートパスラインは、前紀地 緑性苗根上に下層合属酸と上層金属膜とそこの順 に槙層したストライプ状の模層膜からなり、前記 各ゲート電板は、彼ゲート電極の行に対応するゲ ートパスラインの下層金属競を、各ゲート電極に 対応づけられた資素電極側に専出した延長部から なり、前記電荷蓄積容量は、各興業電極の下側に **連査順位が前位のゲートパスラインの下層金属膜** を導出した下部電板と、前記資素電極が、ゲート 絶縁膜の延長部を挟んで対向配置されてなる構成! とし、また、その製造方法は、路縁性基板上に、 下層金属膜と旗下層金属膜より低い抵抗事を有す。 る上層金属数を積層し、鉄上層金属数の上に、ス トライプ状のゲートパスライン郁と、埃ストライ プの片側およびその反対側に前記ストライプより 幅の狭いゲート電極部および蓄積容量の下部電極

この現象を防止するため、液晶層の数倍の容質を持った蓄積容量で を、液晶セルしてに並列に 付加する方法が採られている。第4図(4)はこの付っ 加容量が無い時の等価回路、第4図(4)、(4)は容量 を付加した時の等価回路である。

郎とを引き出したパターンのレジスト膜を形成し、

なむ、国図の30は薄膜トランジスタ、GBはゲートパスライン、DBはドレインパスラインである。

(従来の技術)

従来は、第5図に示したような構造により電荷 蓄積容量でsを構成していた。

これはITO膜からなる資素電板区の下に、協 経験20とその下にITO膜からなる下部電板区を 配設して、電荷蓄積容量Caを要素の下部に設け たものである。

ゲート電極 G。ゲート絶縁 R 2。動作半導体 B 3。ソース電極 S。ドレイン電板 D 等の、薄膜トランジスタは、絶縁性 基板 I 上に形成した上記能 緩慢 20の上に、 蓄素電極 B とともに配設されてい 8.

これとは別に、図示はしていないが、ゲートおよびゲートバスラインと同一の工程で作製した金 以設上に、地級競および製業電極を積層すること により、電荷蓄積容量を選集の下部に形成した構 成も提案されている。

(税明が解決しようとする課題)

上述の技術によれば、電荷蓄積容量 C a が背膜 トランジスタ (TFT) 30に付加され、両質の向 上を関ることができる。

しかしながら、前者の構造は電荷蓄積容量 Caを付加していないものと比較して、製造工程において下部!TO数を形成する工程と、電荷蓄積用の地縁散を設ける工程が付加され、製造工程が複雑化する。

これに対して後者の構造では、製造工程は無荷 省積容量でまた付加していないものと同一である が、代表的な例で見らるTa 等の金属をゲートお よびゲートパスラインに用いた場合に、そのゲー

に接続するとともに、終ソース電板Sと走査順位 が前位のゲートパスラインGBとの間に電荷蓄積 容量 Cs を接続した薄膜トランジスタマトリクス の、電荷蓄積容量 Cs の構成に関する。

即ち、上紀ゲートバスラインCBは、上記逸縁性な仮1上に、下層金属膜11と上層金属膜12とをこの頃に積層したストライプ状の積層膜をもって構成する。ここで上記上離金属膜12は下層金属膜11より低抵抗の金属を使用する。

上記各ゲート電板Cは、各ゲート電板Cの行に 対応するゲートバスラインGBの下層金属版IIを、 各ゲート電板Cに対応づけられた面景電板E側に 薄出した延長部からなる。

また、上記電荷蓄積容量 Cs は、各画素電極 B の下側に、走査順位が前位のゲートバスライン G B の下層金属膜11の延長部を導出して下部電極 P とし、これと上記茜素電極 B を、ゲート絶縁膜 2 の延長部を挟んで対向配置した構成とする。

。また、上紀存膜トランジスタマトリクスの製造 に応しては、地経性茶板1上に、下層金属膜11 トバスラインの抵抗がせいぜい100 Q/口程度までしか下げられず、従って、5インチ程度の需素サイズまでは対応できるが、10インチ程度の時の必要値である10Q/口程度のシート抵抗を得られない。

本見明は、電荷蓄積容量Ca を付加しても、設 造工程を複雑化することなく、且つ、ゲートバス ライン抵抗を低くすることを可能ならしめること を目的とする。

(ほ間を解決するための平段)

第1図(4)~(4)に本発明の構成を示す。四図(4)。 (b)、(c)は、それぞれ(4)のA-A欠視部。B-B欠 複部。C-C欠複部新聞を示す図である。

本発明は、絶縁性基板 | 上に、複数個の概素電 権 B と 旗両素電極 B 対応の 御膜 トランジスタ 30 を マトリクス状に配設し、上紀 御膜 トランジスタ 30 のゲート電極 G を行ごとに共遠に接続するゲート パスライン G B を平行に複数本配列し、各 解膜 トランジスタのソース電極 S を対応する 展業電極 B

と以下層金属膜11より低い抵抗率を有する上層 金属膜12を積層し、終上層金属膜12の上に、 ストライプ状のゲートパスライン部と、篠ストラ イプの片側およびその反対側に上記ストライプよ り幅の狭いゲート電抵部および蓄積容量の下部電 概能とを引き出したパクーンのレジスト膜4を形 放し、次いで、はレジスト膜4をマスクとして、 上紀上層金属膜12および下層金属膜11の霧山 部を駄去し、次いで前記レジスト膜4をマスクと して、上記上層金属膜12を選択的にエッチング 可能なエッチング法により、上記上層金属膜12 に対するサイドエッチングを、上記ゲート電極部 および薄積容量の下部電極部の上層金属膜12が 除去される程度に維し、上記下層金属膜11単層 からなるゲート電極なおよび智積容量の下部電板 Pと、上層金属膜 1 2 と下層金属膜 1 1 との積度 膜からなるゲートパスラインGBを形成する。

(作用)

本発明は、電荷蓄積容量Cs の付加位置は第5

図に示す後来構造と同一であるが、電荷蓄積容量 Ca を付加するために、特に製造工程を増加する 必要をなくしたものである。

この構成によれば上階金属膜12のもつ係抵抗性により、十分必要特性を構足する低抵抗ゲートバスラインGBを形成でき、しかも製造工程をなんら変更することなく、電荷書積容置 Ca を付加出 供る。

また、前述のように、ゲート電板G及び下部電 板Pの幅をゲートパスラインGBの幅より着しく

[第2四(4)-2, (4)-3参照]

ガラス基板1上に、下層食風騰として蜜風でチタン (T1) 酸11を約20 n mの厚さにスパッタリング技で形成し、その上に上層食属膜としてアルミニウム (A1) 酸12を同じく室温のスパッタリング法で約30 n m の厚さに形成する。

[新2図(6)-1~(6)-3会照]

その上部にポジ型のレジスト膜すを形成する。

このレジスト膜4のパターンは、ストライプ状 のゲートパスラインの両側に、このパスライン部 より幅の狭い延長部を導出した形状とする。

【第2四(c)-1~(c)-3参照】

このレジスト膜 4 をマスクとして、ウエットエッチング技を施し、上記 A 8 膜12の露出部を除去する。

[第2図(4)-1~(4)-3参照]

次いで上記レジスト膜4をマスクとして、CC & を用いたプラズマエッチング法により、TI 酸IIの酵出部を除去する。

【第2图(0)-1~(4)-3参照】

狭く返んでおき、上層金属酸12上にレジスト膜が存在する状態で上層金属酸12のみを選択的にエッチングすれば、上層金属酸12のサイドエッチングが進行する。このエッチングで、幅の狭いゲート電極のおよび下部電極Pの上層金属数12が除去された時、幅の広いゲートパスラインGB上にはなお上層金属数12が残留している。

従って、ゲート電極 Q 及び下部電極 P の上層 金 譲順12を除安するために、新たにレジスト限を形 成する必要はなく、多層膜のパターニング時のマ スクとして用いたレジスト膜を、そのまま高いて サイドエッチングを行なうことによって、単原 からなるゲート電極 Q 及び下部電極 P と、多層膜 からなるゲートパスライン Q B を形成できる。

(実施明)

以下第2回により本発明の一実施例を、その製造工程とともに説明する。この実施例は、下層金属版11をです。上層金属版12を入るを用いて形成した例である。

次いで上記レジスト膜 4 をマスクとして、ウエットエッチング技を施し、A 4 膜12を選判にエッチングする。これにより、幅の広いゲートバスライン部のA 8 膜12は、若干幅を被じるのみで残留するが、幅の狭い延長部上のA 4 膜は除去され、Ti膜11のみからなるゲート電極G および蓄積容膜からなるゲートパスラインG B が形成される。

このように形成するためには、パスライン部の 幅を、延長部の幅に対して凡そ2倍以上とすれば よい。

[第2図(0)-1~(0)-3録照]

上紀レジスト膜4を除去した後、プラズマ化学 気相成長(P-CVD) 弦により、ゲート絶縁膜 としてSIN膜2と、動作半導体層としてューS 1層3を連続して形成する。

【第2図(6)-1~(6)-3参照】

ポツ型のレジスト膜(厚さ約2μm) 5をゲート電板G上に形成する。

[第2図的-1~的-3台段]

次いで、このレジスト職 5 を形成した状態のま ま、桷(P)をドープしたn゚a-S1層6を、 基板進度的1 2:0°Cで形成し、その上部にTi 膜とA4膜とを機関した金属膜7を放風で影劇す **&** .

[第2図(1)-1~(1)-3曲照1

そのあと上記レジスト膜 5 をアセトンにより接 解除去し、ゲート電極O上のn・a-SI層 6と 金属膜でをリフトオフする。

(据2図U)-1~U)-3参照3

次いで、ソース電福およびドレインパスライン のパターンを有するポジ型のレジスト酸8を形成 + &.

[新2図(1)-1~(1)-3分照]

上記レジスト版8をマスクとして会議験7の上 雇人を親の段出部をウエットエッチング法により 駄去し、次いでドライエッチング法により、下層 のTi膜とn'a-Si層も及びa-Si層3. SIN膜2の部出部を、連続的に除去して、ソー スは框S。ドレイン電瓶Dおよびドレインパスラ

旗閥トランジスタマトリクスを形成する工程によ り回時に形成され、製造工程は至って簡単化され 2 :

次に他の実施例を第3図により説明する。

この実施例では、下部電板Pを商業電板Bの周 経郎全域に配設して、電荷器積容量で10の電極面 祖を、上紀一実施併より大きくした。

この実施例においても、製造工程は上記一実施 例と何ら変わるところはなく、単にフォトマスク のパターンを一部変更するのみでよい。

以上二つの実施例とも、製造工程を複雑化する ごとなく、世荷苗積容量を形成でき、しかも、ゲ ートパスラインの低抗を低く抑えることが可能で

(発明の効果)

以上説明した如く本発明によれば、ゲートバス ラインは低低抗のアルミニウムで構成されている . ため、シート低抗として要求特性の1/10以下 である1/Q口以下の低低抗を容易に実現でき、



インDBを形成する。このあと、上記レジスト政 8を除去する。

以上で煮子分離が充了する。

[第2回(0-1~(0-3分預]

次いで、調素電極形成用のポジ型のレジスト膜 を(関系せず)形成した後、スパッタリング法に て透明導電性のITO驥を形成し、上記レジスト 膜を放去して、1TO隣の不要都をリフトオフす る。これにより護業電極日を形成する。以上で作 政プロセスが完了する。

なお上記説例では、下部就極Pの部分の説明を 當略してあるい、下部電板Pの上に積層された各 膜のうち、レジスト膜5.8をこの部分には形成 しないので、ゲート絶縁勝2を除く他の膜は全て 株式される。従って、前述の第1図回に示すよう に、下部電極Pは、その上部を被覆するゲート語・ 延設 2 を介して、資業電極Bと対向することとなっ

以上述べたように、本実権例では、下部電摄P を形成するための工程を特に必要とせず、遺常の

しから難選工程の必要を行わずに電荷蓄積容量を 形成でき、その結果良好な実示を実現できる。

4. 図面の簡単な説明

第1図は本発明の構成説明図、

第2回は本発明の一実施例説明図、

第3回は木鳧明の他の実施例脱明図、


第4回はTFTマトリクス1画素分の等価回路

第5回は従来のTFTマトリクスの1両素分の 竪部斯面図である。


図において、1は透明追縁性基板(ガラス基板)、2はゲート絶縁膜(SIN膜)、3は動作半 現体層 (a - S 1 層) 、 4 . 5 . 8 はレジスト膜、 '6 はコンタクト層(n・a-SI層)、7 は金銭 讃、11は下層金属讃(Ti讃)、12は上層金属讃 (A A 膜) 、20は絶縁膜、30は薄膜トランジスタ マトリクス(TFT)、Bに目希電板、Pは下部 塩板、G.S.Dはモれぞれゲート電板。ソース 世後、ドレイン電極、LCは液晶セル、GBはゲ


ートパスライン、DBはドレインパスラインを示 す。

代祖人 井田 共 一 (a




未良明の様成規明図 第1図(その1)







特開平3-114028(7)




本発明-夹施例説明团 第 2 因 (***1)




特期平3-114028(日)




本形明-实施例說明图 第 2 图 (404)





TFTでトリクス | 過業分4 単価 回路 図 第 4 類



従来のTFTマトリクス「西東分の安部断面図 第 5 四